(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-72534

(43)公開日 平成11年(1999)3月16日


								•		
(51) Int.Cl. ⁶		識別記号		FΙ						
G 0 1 R	31/26			G 0	1 R	31/26		G		
								J		
H01L	21/60	3 1 1		H 0	1 L	21/60		311Q		
		3 2 1						3 2 1 Y		
	21/66					21/66		D		
			審査請求	未請求	大簡	マダイ で 数10	OL	(全 11 頁)	最終質に	続く
(21)出願番号		特願平9-232338		(71)	(71)出願人 000006013					
						三菱電	機株式	会社		
(22)出願日		平成9年(1997)8月28日		東京都千代田区丸の内二丁目2番3号						
				(72)	発明	者 東 辰				
						東京都	千代田	区丸の内二丁	目2番3号	Ξ
						菱電機	株式会	社内		
				(72)	発明	者 黒田	昭宏			
						東京都	千代田	区丸の内二丁	目2番3号	Ξ
						菱電機	株式会	社内		
				(72)	発明	者 土佐	博昭			
						東京都	千代田	区丸の内二丁	目2番3号	Ξ
						菱電機				
				(74)	代理	人 弁理士	深見	久郎 (外	3名)	

(54) 【発明の名称】 テスト端子付き半導体装置および I Cソケット

(57)【要約】

【課題】 実装前の半導体装置のテストにおいて突起状 外部電極の変形を抑制しつつコンタクトピンと外部電極 との良好な電気的接続を得る。

【解決手段】 BGA型半導体装置1の主表面には複数の半田ボール10が配列される。この半田ボール10に 隣接して主表面上にテスト端子11が設けられる。この テスト端子11にICソケットのコンタクトピンが当接 される。



1:BGA型半導体装置 2:モールド樹脂

3:LSIチップ 4:ワイヤ

5:接着剤 6:配線層

7:基板8:スルーポール9:内部導体10:半田ボール

11:テスト端子

【特許請求の範囲】

【請求項1】 主表面に配列された複数の突起状外部電極を有するテスト端子付き半導体装置であって、

前記外部電極と接続される内部導体を備え、

前記テスト端子は、前記主表面上に前記外部電極と隣接して設けられ、

前記外部電極を介して前記内部導体と前記テスト端子と が接続される、テスト端子付き半導体装置。

【請求項2】 前記テスト端子は、前記内部導体と間隔をあけて配置され、

前記外部電極は、前記内部導体上と前記テスト端子の側面上とに延在する、請求項1に記載のテスト端子付き半 導体装置。

【請求項3】 前記外部電極は、マトリックス状に配置され、

前記テスト端子は、隣り合う3つ以上の前記外部電極に 取囲まれる領域の中央部に配置される、請求項1または 2に記載のテスト端子付き半導体装置。

【請求項4】 前記テスト端子は、前記外部電極を取囲むように形成される、請求項1または2に記載のテスト端子付き半導体装置。

【請求項5】 主表面に配列された複数の突起状外部電極を有するテスト端子付き半導体装置のテスト用のIC ソケットであって、

前記テスト端子に当接され前記テストを行なうコンタクトピンと、

前記外部電極の外周側面を用いて前記コンタクトピンと 前記テスト端子との位置合わせを行なう位置合わせ機構 と、を備えた、ICソケット。

【請求項6】 前記位置合わせ機構は、ICソケット本体に取付けられる位置合わせ部材を含み、

前記位置合わせ部材は、前記外部電極を受入れる凹部 と、該凹部と間隔をあけて設けられ前記コンタクトピン を受入れる貫通孔とを有し、

前記凹部内に前記外部電極を受入れた状態で前記貫通孔 内に前記コンタクトピンを挿入することにより、前記コンタクトピンと前記外部電極との接触を回避しながら前 記コンタクトピンを前記テスト端子に当接させる、請求 項5に記載のICソケット。

【請求項7】 前記位置合わせ機構は、前記コンタクトピンの先端に設けられ前記外部電極を受入れる凹部を含み、

前記凹部内に前記外部電極を受入れた状態で前記コンタクトピンの先端が前記テスト端子に当接される、請求項5に記載のICソケット。

【請求項8】 前記凹部は、該凹部内に前記外部電極を受け入れた状態で前記外部電極の底面と離隔される底面を有する、請求項6または7に記載のICソケット。

【請求項9】 主表面に配列された複数の突起状外部電極を有する半導体装置のテスト用のICソケットであっ

て、

先端に凹部を有し、前記外部電極と電気的に接続される ことにより前記テストを行なうコンタクトピンと、

前記凹部を規定する前記コンタクトピンの先端部に取付けられ、前記外部電極の底面を除く外周側面に当接される網状ワイヤとを備え、

前記網状ワイヤは、前記外部電極を受入れる上端開口を 有し、該上端開口を規定する前記網状ワイヤの上端部が 全周にわたって前記コンタクトピンの先端部と接続され る、ICソケット。

【請求項10】 前記網状ワイヤは、前記凹部内に延在し、前記外部電極の底面を受入れることにより該底面と前記網状ワイヤとの接触を回避するための下端開口を有し、

前記上端開口は、前記下端開口より大きい開口幅を有する、請求項9に記載のICソケット。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、主表面に配列された複数の半田ボール、半田バンプ等の突起状外部電極とテスト端子とを有する半導体装置の構造および半導体装置のテストに使用するICソケットの構造に関するものである。

[0002]

【従来の技術】従来から、主表面に配列された複数の突起状外部電極を有するBGA(Ball Grid Array), CSP(Chip Scale Package), KGD(Known Good Die)等の半導体装置は知られている。これらの半導体装置の中のBGA型半導体装置の一例が図11に示されている。図11を参照して、BGA型半導体装置1は、モールド樹脂2と、LSIチップ3と、ワイヤ4と、接着剤5と、配線層6と、基板7と、内部導体9と、半田ボール10とを備える。

【0003】LSIチップ3は基板7の裏面側に搭載され、モールド樹脂2によって覆われている。LSIチップ3は、ワイヤ4を介して配線層6と接続されている。 基板7にはスルーホール8が設けられ、このスルーホール8内に内部導体9が形成される。この内部導体9上に 半田ボール10が形成される。

【0004】図12には、図11に示されるBGA型半 導体装置の平面図が示されている。この図12における XI-XI線に沿う断面が図11に示されている。図1 2に示されるように、半田ボール10は基板7の主表面 においてマトリックス状に配置されている。本願明細書 では、半田ボール10等の突起電極が配列される表面を 半導体装置の主表面と称する。

【0005】上記のような構造を有するBGA型半導体 装置1のテストを行なうには、図13に示されるような ICソケットが使用可能である。このICソケットは、 ICソケット本体12と、位置合わせプレート14と、 ばね15と、コンタクトピン13とを備える。位置合わせプレート14は半田ボール10とコンタクトピン13とを受入れる貫通孔を有し、ばね15によって支持されている。コンタクトピン13は、貫通孔を通して半田ボール10の底面に当接される。このようにICソケットのコンタクトピン13を半田ボール10に直接接触させてテストを実施していた。

[0006]

【発明が解決しようとする課題】しかしながら、上記のようにコンタクトピン13を半田ボール10の底面と直接接触させることにより、半田ボール10が変形する場合があった。それにより、実装後に隣り合う半田ボール10同士がショートする等の問題が生じていた。

【0007】また、半田ボール10の表面は、図13等に示されるように主に曲面により構成され、かつ凹凸を有する場合が多い。このような半田ボール10にコンタクトピン13を直接接触させると、コンタクトピン13が半田ボール10の表面における凸部のみとしか接触されない場合がある。この場合には、コンタクトピン13と半田ボール10との接触面積が小さくなり、テスト時に適正な電気的特性が得られないという問題も生じる。

【0008】さらに、半田ボール10とコンタクトピン13とを直接接触させた場合には、コンタクトピン13の先端に半田屑が付着することもあり得る。この場合に、コンタクトピン13の先端に付着した半田屑が酸化することにより、コンタクトピン13と半田ボール10との接触不良が生じる。また、コンタクトピン13に付着した半田屑が他の半田ボール10に転写され、実装後に半田ボール10同士がショートすることも懸念される。

【0009】この発明は、上記のような課題を解決するためになされたものである。この発明の目的は、実装前のテストの際の半田ボール等の外部電極の変形を効果的に抑制しつつコンタクトピンと外部電極との良好な電気的接続が得られる半導体装置およびICソケットを提供することにある。

[0010]

【課題を解決するための手段】この発明に係るテスト端子付き半導体装置は、主表面に配列された複数の突起状外部電極を有し、その外部電極と接続される内部導体を備える。テスト端子は、上記の主表面上に外部電極と隣接して設けられる。そして、外部電極を介して内部導体とテスト端子とが接続される。

【0011】上記のように、外部電極と隣接してテスト端子を設けることにより、このテスト端子にICソケットのコンタクトピンを当接させて実装前の半導体装置のテストを行なうことが可能となる。それにより、コンタクトピンと半田ボール等の外部電極との直接接触を回避でき、外部電極の変形を阻止することが可能となる。また、テスト端子の材質を半田以外のものとすることによ

りコンタクトピンへの半田屑の転写をも阻止でき、コンタクトピンと外部電極との電気的接続不良の発生をも抑制することができる。さらに、たとえばテスト端子の表面を平坦な面とする等の工夫を施すことにより、コンタクトピンとテスト端子との接触面積を十分に確保することが可能となる。また、内部導体が外部電極を介してテスト端子と接続されているので、外部電極が脱落している場合には確実に不良判定を行なえる。

【0012】なお、上記のテスト端子は、内部導体と間隔をあけて配置されることが好ましく、外部電極は、内部導体上とテスト端子の側面上とに延在することが好ましい

【0013】上記のようにテスト端子と内部導体とを間隔をあけて配置し、内部導体上とテスト端子の側面上とに延在するように外部導体を形成することにより、外部電極によって内部導体とテスト端子とを接続することが可能となる。

【0014】また、上記のテスト端子は、隣り合う3つ以上の外部電極に取囲まれる領域の中央部に配置されることが好ましい。

【0015】上記のような位置にテスト端子を配置することにより、周囲の外部電極とテスト端子との間の距離を最大に保つことが可能となる。それにより、テスト端子と周囲の外部電極との間のショートを効果的に抑制することが可能となる。また、ICソケットのコンタクトピンをテスト端子に当接させる際にコンタクトピンと周囲の外部電極との接触をも効果的に抑制することが可能となる。

【0016】また、上記のテスト端子は、外部電極を取囲むように形成されてもよい。それにより、テスト端子にICソケットのコンタクトピンを当接させる際に、外部電極の外周側面とコンタクトピンと外部電極の底面とが接触しないように配慮する。それにより、外部電極の変形を抑制できる。上記のようにテスト端子のみならず外部電極の外周側面ともコンタクトピンを当接させることができるので、コンタクトピンの接触面積が増大し、電気的に良好なコンタクトが得られる。なお、本願明細書において「外部電極の底面」とは、主表面から離れた側に位置する外部電極の表面のことを称するものと定義する。

【0017】この発明に係るICソケットは、1つの局面では、主表面に配列された複数の突起状外部電極を有するテスト端子付き半導体装置のテスト用のものである。そして、ICソケットは、コンタクトピンと、位置合わせ機構とを備える。コンタクトピンは、テスト端子に当接されテストを行なうものである。位置合わせ機構は、外部電極の外周側面を用いてコンタクトピンとテスト端子との位置合わせを行なうものである。

【0018】この発明に係るICソケットが上記のよう

な位置合わせ機構を有することにより、外部電極の外周側面を用いてコンタクトピンとテスト端子とを位置合わせすることが可能となる。それにより、外部電極の底面(たとえば図1における半田ボール10の下端面)を傷つけることなくコンタクトピンとテスト端子との位置合わせを行なえる。また、外部電極の外周側面を用いて上記の位置合わせを行なうので、該位置合わせの際の外部電極の変形をも問題とならない程度の範囲内に抑えることが可能となる。上記のようにしてコンタクトピンとテスト端子とを位置合わせした後、コンタクトピンをテスト端子に当接することにより実装前のテストを行なう。

【0019】なお、上記の位置合わせ機構は、ICソケット本体に取付けられる位置合わせ部材を含むものであってもよい。このとき、位置合わせ部材は、外部電極を受入れる凹部と、該凹部と間隔をあけて設けられコンタクトピンを受入れる貫通孔とを有することが好ましい。そして、上記の凹部内に外部電極を受入れた状態で貫通孔内にコンタクトピンを挿入することにより、コンタクトピンと外部電極との接触を回避しながらコンタクトピンをテスト端子に当接させる。

【0020】上記のような位置合わせ部材を有すること により、位置合わせ部材に設けられた凹部内に外部電極 を受入れた状態で貫通孔を通してコンタクトピンをテス ト端子と当接させることが可能となる。それにより、外 部電極の外周側面を用いたコンタクトピンとテスト端子 との位置合わせが行なえる。このとき、凹部と貫通孔と が間隔をあけて設けられているので、その間に存在する 位置合わせ部材の一部によってコンタクトピンが外部電 極と接触することを回避することが可能となる。それに より、コンタクトピンをテスト端子と当接させる際にコ ンタクトピンによる外部電極の変形や外部電極の表面が 傷つくのを回避することが可能となる。また、上記の貫 通孔がコンタクトピンをテスト端子に当接させる際のガ イドとして機能し得るので、コンタクトピンの先端にお ける所望の面を確実にテスト端子に当接させることが可 能となる。

【0021】また、上記の位置合わせ機構は、コンタクトピンの先端に設けられ外部電極を受入れる凹部を含むものであってもよい。この場合、該凹部内に外部電極を受入れた状態でコンタクトピンの先端がテスト端子に当接される。

【0022】上記のように、コンタクトピンの先端に外部電極を受入れる凹部が設けられた場合にも、外部電極の外周側面を用いてコンタクトピンとテスト端子との位置合わせを行なうことが可能となる。また、外部電極をコンタクトピンの先端の凹部内に受入れた状態でコンタクトピンとテスト端子とを当接しているので、凹部の内周面と外部電極の外周側面とを当接させることも可能となる。それにより、電気的に適正なコンタクトが得られる。

【0023】また、上記の凹部は、該凹部内に外部電極 を受け入れた状態で外部電極の底面と離隔される底面を 有することが好ましい。

【0024】それにより、コンタクトピンとテスト端子とを当接させる際に凹部の底面と外部電極の底面とが接するのを回避することが可能となる。その結果、コンタクトピンとテスト端子とを当接させる際に外部電極の底面が傷ついたり変形するのを阻止することが可能となる。

【0025】この発明に係るICソケットは、他の局面では、主表面に配列された複数の突起状外部電極を有する半導体装置のテスト用のものである。そして、この他の局面におけるICソケットは、コンタクトピンと、網状ワイヤとを備える。コンタクトピンは、先端に凹部を有し、外部電極と電気的に接続されることにより上記のテストを行なう。網状ワイヤは、上記の凹部を規定するコンタクトピンの先端部に取付けられ、外部電極の底面を除く外周側面に当接される。上記の網状ワイヤは、外部電極を受入れる上端開口を有し、該上端開口を規定する網状ワイヤの上端部が全周にわたってコンタクトピンの先端部と接続される。

【0026】コンタクトピンの先端部に上記のような網 状ワイヤを取付けることにより、網状ワイヤを介して外 部電極とコンタクトピンとを電気的に接続することが可 能となる。この網状ワイヤは外部電極の底面を除く外周 側面と当接されるので、外部電極の底面が傷つくのを回 避することが可能となる。また、網状ワイヤは通常弾性 を有するので、網状ワイヤを外部電極に当接させたとし ても外部電極の変形を抑制することも可能となる。さら に、網状ワイヤを構成するワイヤ間に隙間が存在し、か つ外部電極の表面形状に従って網状ワイヤは変形可能で あるので、外部電極の表面に多少の凹凸等があったとし ても外部電極と網状ワイヤとの接触面積を確保すること が可能となる。また、網状ワイヤを構成するワイヤ間に 隙間が存在するので、半田屑等がその隙間を通って落下 する。そのため、半田屑が網状ワイヤに付着するのも抑 制できる。

【0027】上記の網状ワイヤは、上記の凹部内に延在し、外部電極の底面を受入れることにより該底面と網状ワイヤとの接触を回避するための下端開口を有することが好ましい。そして、上端開口は下端開口より大きい開口幅を有することが好ましい。

【0028】上記のように網状ワイヤが下端開口を有することにより、この下端開口内に外部電極の底面を受入れることが可能となる。それにより、網状ワイヤと外部電極の底面との接触を回避できる。また、上端開口が下端開口より大きい開口幅を有することにより、網状ワイヤは上方に広がる形状となる。それにより、コンタクトピンと外部電極の位置が多少ずれた場合においても、比較的容易に外部電極を網状ワイヤ内に受入れることが可

能となる。

[0029]

【発明の実施の形態】以下、この発明の実施の形態について図1~図10を用いて説明する。

【0030】(実施の形態1)図1は、この発明の実施の形態1におけるBGA型半導体装置を示す断面図である。図2は、図1に示されるBGA型半導体装置の平面図であり、I-I線に沿う断面構造が図1に示されている。

【0031】まず図1を参照して、BGA型半導体装置 1は、モールド樹脂2と、LSIチップ3と、ワイヤ4 と、接着剤5と、配線層6と、基板7と、内部導体9 と、半田ボール10と、テスト端子11とを備える。

【0032】LSIチップ3と配線層6とがワイヤ4を介して電気的に接続される。配線層6は内部導体9と接続され、内部導体9は半田ボール10と接続される。この半田ボール10が外部電極として機能する。テスト端子11は、基板7の主表面上(BGA型半導体装置1の主表面上)に形成され、半田ボール10を介して内部導体9と接続される。

【0033】なお、上記の配線層6の材質としては、Cu層と、Ni層と、Au層との積層構造等を挙げることができる。このとき、テスト端子11は、配線層6と同一の材質により構成されることが好ましい。それにより、テスト端子11と配線層6とを同一工程で形成でき、製造コストの増大を抑制できる。また、テスト端子11の表面にAu層を形成することにより、コンタクトピンとのコンタクト時の電気的特性を向上させることが可能となる。

【0034】上記の内部導体9は、たとえば半田により 構成されることが好ましい。それにより、内部導体9と 半田ボール10との密着性を確保することが可能とな る。また、内部導体9と半田ボール10とのコンタクト 抵抗も低く抑えることが可能となる。

【0035】次に、図2を参照して、半田ボール10 は、BGA型半導体装置1の主表面においてマトリック ス状に配置されている。そして、この場合であれば、隣 り合う4つの半田ボール10に取囲まれる四角形領域の 中央部にテスト端子11は配置されている。テスト端子 11をこのような位置に配置することにより、周囲の半 田ボール10とテスト端子11との間の距離を最大に保 つことが可能となる。それにより、高集積化に伴い半田 ボール10間の間隔が小さくなった場合でも、テスト端 子11と周囲の半田ボール10間のショートを効果的に 抑制することが可能となる。また、ICソケットのコン タクトピンをテスト端子11に当接させる際にも、コン タクトピンと周囲の半田ボール10との間の距離を確保 することが可能となる。それにより、コンタクトピンと 周囲の半田ボール10との接触をも効果的に抑制するこ とが可能となる。

【0036】次に、図3を用いて、半田ボール10近傍の構造についてより詳しく説明する。図3(a)は、図2におけるIII-III線に沿う断面を拡大した図であり、図3(b)は、図3(a)に示される構造の平面図である。

【0037】まず図3(a)を参照して、配線層6は、 半田ボール10の直下からスルーホール8内を経由して 基板7の裏面側にまで延在している。スルーホール8内 において配線層6によって取囲まれるように内部導体9 が形成されている。テスト端子11は、基板7の主表面 (BGA型半導体装置1の主表面)上に半田ボール10 と隣接して形成されている。より詳しくは、テスト端子 11の側面と半田ボール10の側面とが接するようにテスト端子11は形成される。

【0038】また、テスト端子11は、配線層6と間隔をあけて形成される。半田ボール10は、内部導体9上と、配線層6とテスト端子11間に位置する上記の主表面上とに延在している。それにより、半田ボール10を介してテスト端子11と、内部導体9および配線層6とを接続することが可能となる。その結果、半田ボール10がたとえば脱落した場合には確実に不良判定を行なうことが可能となる。それにより、高精度なテストを行なうことが可能となる。

【0039】次に、図3(b)を参照して、配線層6において上記の主表面上に延在する部分には切欠部6aが設けられる。この切欠部6aの存在により、配線層6とテスト端子11とが直接接続されることを回避できる。この切欠部6aは、配線層6とテスト端子11とのパターニングの際に形成すればよく、この切欠部6aを形成するための新たな工程は必要ない。

【0040】なお、図3に示される構造では、半田ボール10の外周面において半田ボール10とテスト端子11とが接続されているが、テスト端子11は半田ボール10下にまで延在してもよい。しかしながら、この場合においても、配線層6とテスト端子11とは直接接続されないように配慮する。このようにテスト端子11を半田ボール10の下にまで延在させることにより、半田ボール10とテスト端子11との接触面積を増大させることが可能となる。それにより、半田ボール10とテスト端子11とのコンタクト抵抗を低減することが可能となる。

【0041】次に、図4と図5とを用いて、図1および図2に示されるBGA型半導体装置1のテスト用のICソケットについて説明する。図4と図5は、本実施の形態1におけるBGA型半導体装置1のテスト用として使用可能なICソケットを示す断面図である。図4には図2におけるIV-IV線に対応する断面が示されており、図5には図2におけるI-I線に対応する断面が示されている。

【0042】図4および図5を参照して、ICソケット

は、ICソケット本体12と、コンタクトピン13と、 位置合わせプレート14と、ばね15とを備える。位置 合わせプレート14は、たとえば樹脂製であり、ばね1 5により支持され、半田ボール10を受入れる凹部14 bと、コンタクトピン13を受入れる貫通孔14aとを 有する。

【0043】上記の構造を有するICソケットを用いてテストを行なう際には、まず半田ボール10側を下にして位置合わせプレート14上にBGA型半導体装置1を載置する。このとき、図5に示されるように、半田ボール10を凹部14b内に配置し、半田ボール10の外周側面を用いてテスト端子11とコンタクトピン13との位置合わせを行なう。

【0044】上記のように半田ボール10の外周側面を用いてテスト端子11とコンタクトピン13との位置合わせを行なうべく、貫通孔14aと凹部14bを次のような構造とする。すなわち、凹部14bは、半田ボール10の外周側面を支持する側壁と、該側壁と半田ボール10の外周側面とが当接した状態で半田ボール10の底面(主表面から離れた側の半田ボール10の表面)と離隔する底面とを有する。凹部14bがこのような構造を有することにより、凹部14bど半田ボール10の底面とが接触することを回避でき、半田ボール10の変形を問題とならない程度の範囲内に抑えることも可能となる。

【0045】上記のようにして半田ボール10の外周側面を用いてテスト端子11とコンタクトピン13との位置合わせを行なった後、図4に示されるように貫通孔14aを通してコンタクトピン13をテスト端子11と当接させる。それにより、実装前のテストが行なえる。このとき、貫通孔14aはコンタクトピン13とテスト端子11とを当接させる際のガイドとしても機能し、コンタクトピン13の先端における所望の面を確実にテスト端子11と接触させることが可能となる。それにより、適正なテストが行なえる。

【0046】また、図4および図5に示されるように、 凹部14bと貫通孔14aとは間隔をあけて設けられて いる。それにより、コンタクトピン13をテスト端子1 1と当接させる際に、コンタクトピン13が半田ボール 10と接触するのを回避することが可能となる。このこ とも、半田ボール10の変形や半田屑のコンタクトピン 13への付着等の問題解消に寄与し得る。

【0047】(実施の形態2)次に、図6~図8を用いて、この発明の実施の形態2におけるBGA型半導体装置1とICソケットとについて説明する。図6は、この発明の実施の形態2におけるBGA型半導体装置1を示す断面図である。図7は、図6に示される半導体装置の平面図であり、VI-VI線に沿う断面が図6に対応する

【0048】図6および図7に示されるように、本実施

の形態2では、半田ボール10を取囲むようにテスト端子11が形成されている。より詳しくは、図7に示されるように、半田ボール10の外周を規定する円と、テスト端子11の外周を規定する円は同心円である。それ以外の構造に関しては、図1および図2に示されるBGA型半導体装置1と同様である。

【0049】上記のような構造を有するBGA型半導体 装置1のテストを行なうには、たとえば図8に示される ICソケットを使用できる。図8に示されるように、I Cソケットは、ICソケット本体12と、コンタクトピン13とを備える。コンタクトピン13は凹部16が設けられた先端部13aを有している。

【0050】上記のような構成を有するICソケットを用いて本実施の形態2におけるBGA型半導体装置1のテストを行なう際には、コンタクトピン13の先端に設けられた凹部16内に半田ボール10を挿入するだけでよい。それにより、半田ボール10の外周側面を用いてコンタクトピン13とテスト端子11との位置合わせを行なうことができるとともにコンタクトピン13とテスト端子11とを当接させることが可能となる。

【0051】このとき、凹部16の底面と半田ボール10の底面とが当接しないようにする。それにより、半田ボール10の底面とコンタクトピン13との接触を回避することができ、半田ボール10の変形を抑制することが可能となる。

【0052】また、上記のように半田ボール10を取囲むようにテスト端子11を設けることにより、テスト端子11とコンタクトピン13の先端部とを当接させた際に、凹部16の内周面と半田ボール10の外周面とを当接させることも可能となる。それにより、コンタクトピン13における接触面積を増大させることが可能となり、電気的に適正なコンタクトが得られる。

【0053】(実施の形態3)次に、図9および図10を用いて、この発明の実施の形態3におけるICソケットについて説明する。図9は、この発明の実施の形態3におけるICソケットの構造を示す断面図である。図10は、図9におけるコンタクトピン13の先端部13a近傍を拡大した斜視図である。

【0054】まず図9を参照して、本実施の形態3におけるICソケットでは、コンタクトピン13の先端に網状ワイヤ17が設けられている。この網状ワイヤ17を半田ボール10に当接することにより、半田ボール10とコンタクトピン13とが電気的に接続され、実装前のテストが行なえる。上記以外の構造に関しては図8に示されるICソケットとほぼ同様である。

【0055】次に、図10を用いて、本実施の形態3における網状ワイヤ17について詳しく説明する。網状ワイヤ17は、たとえばコンタクトピン13と同じ材質により構成され、弾性を有する。それにより、網状ワイヤ17を半田ボール10に当接した際の半田ボール10の

変形を効果的に抑制することが可能となる。

【0056】また、網状ワイヤ17を採用することにより、半田ボール10の表面に凹凸があった場合においても、半田ボール10と網状ワイヤ17との接触面積を確保することが可能となる。それは、網状ワイヤ17を構成するワイヤ間に隙間が存在することや、半田ボール10の表面に凹凸があった場合においても、網状ワイヤ17が半田ボール10の表面形状に従って容易に変形し得ることに起因する。

【0057】さらに、網状ワイヤ17を用いることにより、半田屑が網状ワイヤを構成するワイヤ間の隙間を通って落下する。そのため、半田屑は網状ワイヤ17に付着しにくくなり、半田屑が付着することによる従来の問題をも解消することが可能となる。

【0058】図10に示されるように、網状ワイヤ17は、上端開口を規定するリング状の上端部17aと、下端開口を規定するリング状の下端部17bとを有する。そして、上端開口の径が下端開口の径よりも大きくなるように設定されている。それにより、網状ワイヤ17が上方に広がる形状となり、上端開口からの半田ボール10の受入れが容易に行なえる。また、コンタクトピン13に半田ボール10との位置合わせ機能をも付与することが可能となる。

【0059】他方、上記の下端開口は、網状ワイヤ17と半田ボール10の底面との接触を回避するためのものであり、このような下端開口を有することにより半田ボール10の底面を傷つけることを阻止することが可能となる。

【0060】また、図10に示されるように、上端部17aは全周にわたって先端部13aと接続されることが好ましい。それにより、網状ワイヤ17の耐久性を確保することが可能となる。なお、網状ワイヤ17の上端部17aは、先端部13aと係合されてもよいし、先端部13aに融着されてもよい。

【0061】さらに、図10に示されるように、網状ワイヤ17は、凹部16内に延在し、下端部17bは凹部16内で自由状態となっている。このことも、網状ワイヤ17と半田ボール10とを当接させた際に網状ワイヤ17の変形を許容する一因となり得る。また、網状ワイヤ17を半田ボール10に押し付けた際の荷重を網状ワイヤ17全体に効果的に分散でき、半田ボール10の変形抑制にも寄与し得る。

【0062】なお、上記の各実施の形態では、本発明を BGA型半導体装置に適用した場合についての説明を行 なったが、主表面に配列される複数の突起状外部電極を 有する半導体装置であれば本発明を適用可能である。

【0063】上述のようにこの発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって

示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0064]

【発明の効果】以上説明したように、この発明に係るテ スト端子付き半導体装置では、外部電極と隣接してテス ト端子を設けている。それにより、このテスト端子に I Cソケットのコンタクトピンを当接させて実装前の半導 体装置のテストを行なうことが可能となる。それによ り、コンタクトピンと半田ボール等の外部電極との直接 接触を回避でき、外部電極の変形を阻止することが可能 となる。また、コンタクトピンへの半田屑の転写をも阻 止でき、コンタクトピンと外部電極との接続不良をも解 消することができる。さらに、テスト端子の表面を平坦 な面とする等の工夫を施すことにより、コンタクトピン とテスト端子との接触面積を十分に確保することが可能 となる。それにより、テスト時に適正な電気的特性が得 られ、適正なテストを行なえる。また、内部導体が外部 電極を介してテスト端子と接続されているので、外部電 極が脱落している場合には確実に不良判定を行なえる。 それにより、テスト精度を向上させることが可能とな る。このように、この発明に係るテスト端子付き半導体 装置によれば、外部電極の変形を回避しつつ適正かつ高 精度なテストが行なえる。

【0065】また、テスト端子と内部導体とを間隔をあけて配置し、内部導体上とテスト端子の側面上とに延在するように外部導体を形成した場合には、外部電極によって内部導体とテスト端子とを接続することが可能となる。それにより、実装前のテストの精度を向上させることができるという上述の効果が得られる。

【0066】また、テスト端子が隣り合う3つ以上の外部電極に取囲まれる領域の中央部に配置された場合には、周囲の外部電極とテスト端子との間の距離を最大に保つことが可能となる。それにより、テスト端子と周囲の外部電極との間のショートを効果的に阻止することが可能となる。また、ICソケットのコンタクトピンをテスト端子に当接させる際にコンタクトピンと周囲の外部電極との接触をも効果的に抑制することが可能となる。これらのことも、テストの精度向上に寄与し得る。

【0067】また、テスト端子が外部電極を取囲むように形成された場合には、テスト端子にICソケットのコンタクトピンを当接させる際に、外部電極の外周側面とコンタクトピンとを当接させることも可能となる。このとき、コンタクトピンと外部電極の底面とが接触しないように配慮することにより、外部電極の変形を抑制することが可能となる。上記のようにテスト端子のみならず外部電極の外周側面ともコンタクトピンを当接させることができるので、電気的に良好なコンタクトが得られる。その結果、外部電極の変形を制御しつつ高精度なテストが行なえる。

【0068】この発明に係るICソケットは、1つの局

面では、外部電極の外周側面を用いてコンタクトピンとテスト端子とを位置合わせする位置合わせ機能を有する。それにより、外部電極の底面を傷つけることなる。とれにより、外部電極の底面を傷つけることなうコンタクトピンとテスト端子との位置合わせを行なえる。また、外部電極の外周側面を用いて上記の位置合わせを行なうので、該位置合わせの際の外部電極の変形をももでならない程度の範囲内に抑えることが可能となる位置合わせした後、コンタクトピンとテスト端子に当接ま前のテストを行なう。それにより、コンタクトピンをテストが行なえる。また、コできるので、コンタクトピンへの半田の転写を防止できる。それにより、コンタクトピンへの寿命を長くすることも可能となる。

【0069】なお、上記の位置合わせ機構がICソケッ ト本体に取付けられる位置合わせ部材を含み、位置合わ せ部材が、外部電極を受入れる凹部と、該凹部と間隔を あけて設けられコンタクトピンを受入れる貫通孔とを有 する場合には、位置合わせ部材に設けられた凹部内に外 部電極を受入れた状態で貫通孔を通してコンタクトピン をテスト端子と当接させることが可能となる。それによ り、外部電極の外周側面を用いたコンタクトピンとテス ト端子との位置合わせが行なえ、上述のように適正なテ ストが行なえる。このとき、凹部と貫通孔とが間隔をあ けて設けられているので、位置合わせ部材によってコン タクトピンと外部電極とが接触することを回避すること が可能となる。それにより、コンタクトピンをテスト端 子と当接させる際にコンタクトピンによる外部電極の変 形や外部電極の表面が傷つくのを回避することが可能と なる。また、上記の貫通孔がコンタクトピンをテスト端 子に当接させる際のガイドとして機能し得るので、コン タクトピンの先端における所望の面を確実にテスト端子 に当接させることが可能となる。それにより、コンタク トピンとテスト端子との良好なコンタクトが得られる。

【0070】また、コンタクトピンの先端に外部電極を受入れる凹部が設けられた場合にも、外部電極の外周側面を用いてコンタクトピンとテスト端子との位置合わせを行なうことが可能となる。それにより、前述の場合と同様に、適正なテストが行なえる。また、外部電極をコンタクトピンの先端の凹部内に受入れた状態で、コンタクトピンとテスト端子とを当接させているので、凹部の内周面と外部電極の外周側面とを当接させることも可能となり、電気的に適正なコンタクトが得られる。

【0071】また、上記の凹部が該凹部内に外部電極を受け入れた状態で外部電極の底面と離隔される底面とを有する場合には、コンタクトピンとテスト端子とを当接させる際に、凹部の底面と外部電極の底面とが接するのを回避することが可能となる。それにより、コンタクトピンとテスト端子とを当接させる際に外部電極の底面が

傷ついたり変形するのを阻止することが可能となる。

【0072】この発明に係るICソケットは、他の局面 では、コンタクトピンの先端に網状ワイヤを有してい る。それにより、網状ワイヤを介して外部電極とコンタ クトピンとを電気的に接続することが可能となる。この 網状ワイヤは外部電極の底面を除く外周側面と当接され るので、外部電極の底面が傷つくのを回避することが可 能となる。また、網状ワイヤは弾性を有するので、網状 ワイヤを外部電極に当接させたとしても外部電極の変形 を抑制することも可能となる。さらに、網状ワイヤを構 成するワイヤ間に隙間が存在し、かつ外部電極の表面形 状に従って網状ワイヤは変形可能であるので、外部電極 の表面に多少の凹凸等があったとしても外部電極と網状 ワイヤとの接触面積を確保することが可能となる。それ により、テスト時に適正な電気的特性が得られ、適正な テストが行なえる。また、網状ワイヤを構成するワイヤ 間に隙間が存在するので、半田屑等がその隙間を通って 落下する。そのため、半田屑が網状ワイヤに付着するの も抑制でき、網状ワイヤと外部電極との接触不良をも解 消することが可能となる。このように、網状ワイヤを用 いることにより、網状ワイヤと外部電極とを直接接触さ せた場合においても、外部電極の変形を効果的に抑制で き、外部電極との接触面積をも確保でき、かつ外部電極 との接触不良をも回避することが可能となる。

【0073】上記の網状ワイヤが、上記の凹部内に延在し、外部電極の底面を受入れることにより該底面と網状ワイヤとの接触を回避するための下端開口を有し、上端開口が下端開口より大きい開口幅を有する場合には、次のような効果が得られる。すなわち、網状ワイヤが電極のような効果が得られる。すなわち、網状ワイヤが電極の底面を受入れることが可能となる。それにより、納那電極の変形を抑制することが可能となる。また、上端開口が下端開口より大きい開口幅を有することにより、網状ワイヤ内に声入しやすくなるばかりでなく、コンタクトピンと外部電極の位置が多少ずれた場合においても、比較的容易に外部電極を網状ワイヤ内に受入れることが可能となる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1における半導体装置を示す断面図である。

【図2】 図1に示される半導体装置の平面図である。

【図3】 (a) は実施の形態1における半田ボール近傍の構造の一例を示す断面図である。(b) は(a) に示される構造の平面図である。

【図4】 図1に示される半導体装置のテスト用のIC ソケットの断面図である。

【図5】 図1に示される半導体装置のテスト用のIC ソケットの断面図である。

【図6】 この発明の実施の形態2における半導体装置 を示す断面図である。

【図7】 図6に示される半導体装置の平面図である。

【図8】 図6に示される半導体装置のテスト用の I C ソケットを示す断面図である。

【図9】 本発明の実施の形態3におけるICソケット を示す断面図である。

【図10】 図9に示されるICソケットにおけるコン タクトピンの先端部を示す斜視図である。

【図11】 従来の半導体装置の一例を示す断面図であ る。

【図12】 図11に示される半導体装置の平面図であ

る。

【図13】 図11に示される半導体装置のテスト用の ICソケットの一例を示す断面図である。


【符号の説明】

1 BGA型半導体装置、2 モールド樹脂、3 LS Iチップ、4 ワイヤ、5 接着剤、6 配線層、6 a 切欠部、7 基板、8 スルーホール、9内部導体、 10 半田ボール、11 テスト端子、12 ICソケ ット本体、13 コンタクトピン、13a 先端部、1 4 位置合わせプレート、14a 貫通孔、14b, 1 6 凹部、15 ばね、17 網状ワイヤ、17a 上 端部、17b 下端部。

【図1】


- 1:BGA型半導体装置 2:モールド樹脂
- 11:テスト熔子
- 6: 配練層 10: 半田ボール

【図4】




[図6]


【図2】





【図5】





【図8】

















【図10】







【図12】



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 21/66 識別記号

F I H O 1 L 21/66

E

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.